| # | 
Авторы | 
Название доклада | 
Организация | 
| 1 | 
Непейвода Н. Н., Цветков А. А., Хаткевич М. М. | 
Опыт проектирования кристаллографических вычислительных элементов | 
ИПС им. А.К. Айламазяна РАН, Переславль-Залесский | 
| 2 | 
Макагон Д. В., Симонов А. С., Леонова А. Е., Сыромятников Е. Л., Куштанов Е. Р., Семенов А. С. | 
Предварительные результаты оценочного тестирования отечественной высокоскоростной коммуникационной сети «Ангара» | 
АО «НИЦЭВТ», Москва | 
| 3 | 
Степаненко С. А. | 
Декомпозиция структуры гибридных процессорных элементов и балансировка вычислений | 
ФГУП «РФЯЦ-ВНИИЭФ», Саров | 
| 4 | 
Титов А. Г., Горбунов В. С., Елизаров Г. С. | 
Элементно-конструктивная база реконфигурируемых суперкомпьютеров | 
ФГУП «НИИ «Квант», Москва | 
| 5 | 
Дикарев Н. И., Шмелёв А. С., Шабанов Б. М. | 
Использование «сдвоенных» умножителя и сумматора в векторном процессоре с архитектурой управления потоком данных | 
Межведомственный суперкомпьютерный центр РАН, Москва | 
| 6 | 
Осинин И. П. | 
Ускоритель численных расчетов на базе модулярно-систолического микропроцессора | 
ФГУП «РФЯЦ-ВНИИЭФ», Саров | 
| 7 | 
Зискинд Л. | 
Тенденции развития и применения технологий Скоростного Интерконнекта | 
Mellanox Technologies | 
| 8 | 
Paltashev T. T. | 
AMD’s next Generation GPU/APU and Memory Architecture  in Fiji GPU and Carrizo APU | 
AMD | 
| 9 | 
Трушкин К. А. | 
Функциональная организация и аппаратура сетевого взаимодействия модулей в вычислительном кластере на базе микропроцессоров с архитектурой «Эльбрус» | 
АО «МЦСТ», Москва | 
| 10 | 
Фищенко Е. А., Затуливетер Ю. С. | 
К созданию высокоуровневой элементной базы с опережающей архитектурой для параллельных и распределенных вычислений | 
ИПУ им. В.А. Трапезникова РАН, Москва | 
| 11 | 
Подлазов В. С., Каравай М. Ф. | 
Системная сеть с малым диаметром из малопортовых маршрутизаторов | 
ИПУ им. В.А. Трапезникова РАН, Москва | 
| 12 | 
Подлазов В. С., Каравай М. Ф. | 
Расширенное мультикольцо с минимальным диаметром | 
ИПУ им. В.А. Трапезникова РАН, Москва | 
| 13 | 
Чудинов С. М., Сорокин С. А. | 
Разработка базовой технологии моделирования линий связи печатных плат высокопроизводительных вычислительных комплексов | 
ОАО «НИИВК им. М.А. Карцева», Москва | 
| 14 | 
Бабенко В. Н., Невечеря А. П. | 
Алгоритмы и устройства для высокопроизводительных вычислительных систем | 
Краснодарское высшее военное авиационное училище летчиков (КВВАУЛ), Краснодар | 
| 15 | 
Стегайлов В. В., Никольский В. П. | 
Ядра ARM CORTEX-A: арифметика с плавающей запятой и тесты энергоэффективности для алгоритма молекулярной динамики | 
Объединенный Институт высоких температур РАН (ОИВТ РАН), Москва | 
| 16 | 
Дордопуло А. И., Раскладкин М. К., Семерников Е. А., Каляев И. А., Доронченко Ю. И., Левин И. И. | 
Реконфигурируемые вычислительные системы петафлопсной производительности на основе современных и перспективных ПЛИС | 
Южный научный центр Российской академии наук, Ростов-на-Дону | 
| 17 | 
Морозов И. А., Климовицкий Е. В. | 
Реализация комплекта разработчика приложений РВС на ПЛИС с поддержкой пакетного режима | 
ФГУП «НИИ «Квант», Москва | 
| 18 | 
Стегайлов В. В., Вечер В. С. | 
Гибридные системы с прямым доступом к общей памяти на примере процессора Tegra K1: тесты Roofline и оптимизация МД алгоритма | 
Объединенный Институт высоких температур РАН (ОИВТ РАН), Долгопрудный |